科林研发推全球首款晶边沉积解决方案 提升3D芯片良率

　　科林研发今(28)日宣布推出Coronus DX，为业界首款优化的晶边沉积解决方案，旨在解决下一代逻辑芯片、3D NAND和先进封装应用中的关键工艺挑战。

　　科林研发指出，随着半导体不断地微缩，芯片制造变得越来越复杂，在硅晶圆上建构纳米级组件需要数百个制程步骤。 仅需一个步骤，Coronus DX 即可在晶圆边缘的两侧沉积一层专有的保护膜，有助于防止在先进半导体制程中经常发生的缺陷和损坏。

　　科林研发Coronus DX可提高良率，并使晶圆厂能够导入新的先进制程生产下一代芯片; Coronus DX 是 Coronus 产品系列的最新成员，扩展晶边技术的领先地位。

　　全球产品业务群资深副总裁Sesha Varadarajan表示，在3D芯片制造世代，生产过程复杂且成本高昂。 基于公司专精的晶边创新，Coronus DX有助于驱动可预测的制造和大幅提高良率，让以前不可实现的技术，可导入于先进逻辑芯片、封装和3D NAND生产制程。

　　沉积在制程整合过程中增加关键保护，与Coronus晶边蚀刻技术互补，晶圆厂可采用新的元件结构，重复制程会导致残留物和微粗糙沿着晶圆边缘积聚，它们可能会剥落、漂移到其他区域并产生导致组件失效的缺陷。

　　科林研发举例，在3D封装应用中，来自后段的材料可能会移转，并在未来的制程中成为污染源，晶圆边缘的轮廓塌边会影响晶圆接合的品质; 制造3D NAND所需的长时间湿式蚀刻工艺可能会导致晶圆基板的边缘造成严重损坏，当这些缺陷不能被蚀刻掉时，Coronus DX会在晶边沉积一层薄的介电保护层。 精确和可调控的沉积有助于解决这些可能影响半导体质量的常见问题。

　　CEA-Leti 半导体平台部门负责人Anne Roule 表示，CEA-Leti 运用其在创新、可持续技术解决方案上的专业知识，帮助科林研发因应先进半导体制程方面的关键挑战，透过简化3D整合，Coronus DX 促使良率显著提升，使芯片制造商能够采用突破性的生产制程。

　　科林研发补充，公司透过专有制程推动客户良率提升，Coronus DX实现一流的精密晶圆置中定位和制程控制，包括整合量测，以确保制程的一致性和可重复性，在每个蚀刻或沉积步骤中增加0.2%至0.5%的良率，可使整个晶圆生产流程的良率提高多达5%。 每月生产超过10万片晶圆的制造商，在使用Coronus后，一年中可额外产出数百万个晶粒，其价值高达数百万美元。

　　科林研发Coronus产品系列2007年首次推出，被各大主要半导体制造商采用，在全球共安装了数千个腔体，是业界首款经过大量生产验证的晶边技术。 Coronus和Coronus HP解决方案是蚀刻产品，旨在通过去除边缘层来防止缺陷，被用于制造逻辑芯片、内存和特殊元件，包括先进的3D元件。 Coronus DX 现正被用于全球领先客户晶圆厂的大量制造。

　　Kioxia Corporation 存储器制程技术总监Hideshi Miyajima博士表示，透过晶边技术的进步提高生产过程的品质，对于向客户提供大规模的下世代闪存至关重要。

　　科林研发总经理郭伟毅博士指出，生产制造环境日益复杂，提升芯片良率已成为各家晶圆厂产量最大化的关键。 对于开发如Coronus DX这样的创新解决方案，以及推动芯片制造商生产流程改进技术而言，如何与我们客户保持密切合作至关重要。

郑重声明：中国IT研究中心网站刊登/转载此文出于传递更多信息之目的 ，并不意味着赞同其观点或论证其描述。中国IT研究中心不负责其真实性 。